技術概要
本技術は、次世代パワー半導体として注目される炭化シリコン(SiC)基板と、一般的なシリコン(Si)基板に形成された二酸化ケイ素(SiO2)膜を、画期的な常温直接接合法で接合する製造方法を提供します。これにより、従来の高温接合プロセスで課題となっていた製造コスト、エネルギー消費、そして界面欠陥によるデバイス性能低下を克服し、優れた電気特性を持つSiC半導体装置の実現を可能にします。電力損失の低減と製造プロセスの簡素化は、導入企業に大きな競争優位性をもたらします。
メカニズム
本技術は、SiC基板とSiO2膜形成Si基板を常温直接接合法により接合します。この方法は、基板表面を活性化処理後、ファンデルワールス力により接着させ、その後の熱処理を不要とする点が特徴です。これにより、高温プロセスで発生しやすい結晶欠陥や界面の熱応力を抑制し、高い接合強度と高品質な界面を実現します。結果として、SiC本来の優れた電気特性を最大限に引き出し、低損失で高効率な半導体装置の製造を可能にします。
権利範囲
AI評価コメント
本特許はSランクに位置し、技術の独自性、市場適合性、権利の安定性において非常に高い評価を得ています。特に、先行技術文献の少なさは本技術の革新性を示唆し、有力な代理人による手厚い権利化支援は、その確実な保護を保証します。これにより、導入企業は長期的な事業基盤を強固に構築し、次世代市場をリードする確かな競争優位性を獲得できるでしょう。
| 比較項目 | 従来技術 | 本技術 |
|---|---|---|
| 製造プロセス | △(高コスト・複雑) | ◎(常温・シンプル) |
| 接合品質 | ○(界面欠陥リスク) | ◎(高信頼性) |
| デバイス性能 | △(電力損失大) | ◎(高効率・低損失) |
| 環境負荷 | △(製造コスト高) | ◎(省エネ・低負荷) |
本技術を導入した場合、従来の高温接合プロセスにおける加熱炉の電力消費量、冷却コスト、そしてプロセスに起因する不良率の改善が見込まれます。例えば、SiCパワー半導体製造ライン1本あたりの年間エネルギーコスト約5,000万円と、不良による材料廃棄コスト約2,500万円の合計7,500万円に対し、30%の効率改善が見込める場合、年間約2,250万円のコスト削減効果が期待できます。
審査タイムライン
横軸: 製造プロセス簡素化度
縦軸: デバイス性能・効率