技術概要
本技術は、ハーフブリッジまたはフルブリッジ方式のスイッチング回路において、回路基板の導電層を巧みに活用することで、スイッチング素子間の接続配線を不要とする画期的な電子基板です。これにより、従来技術の課題であった配線部の寄生容量成分(寄生LC)を極限まで抑制し、電力変換時のノイズ発生を大幅に低減します。結果として、電力損失の最小化、製品の小型化、そしてシステム全体の信頼性向上という多岐にわたるメリットを導入企業にもたらすポテンシャルを秘めています。
メカニズム
本技術の核は、第1の金属層が第1及び第2のスイッチング素子のソースS及びドレインDを電気的に接続する点にあります。さらに、第1のスイッチング素子のドレインに第2の金属層を、第2のスイッチング素子のソースに第3の金属層をそれぞれ接続し、これらを積層方向に重なるように配置します。特に、第1の金属層の一対のスイッチング素子接続側面上で、各ゲート配線が一対のスイッチング素子に挟まれる部位、並びに第2及び第3の金属層に挟まれる部位に設けられることで、配線長の最短化と寄生インダクタンスの極小化を実現し、ノイズ発生を根本的に抑制します。
権利範囲
AI評価コメント
本特許は、残存期間14年と長期にわたり独占的な事業展開が可能なSランクの優良特許です。有力な代理人による緻密な権利設計、そして複数回の拒絶理由通知を乗り越え、多くの先行技術が存在する激戦区で特許性を確立した実績は、権利範囲の堅固さと無効化リスクの低さを示しています。これは導入企業にとって、安定した事業基盤と競争優位性を長期的に確保するための強力な資産となるでしょう。
| 比較項目 | 従来技術 | 本技術 |
|---|---|---|
| ノイズ抑制性能 | 外部配線起因の寄生LCで限界 | ◎ 導電層一体化で大幅抑制 |
| 基板の小型化 | 配線スペースが必要 | ◎ 配線レスで高密度実装 |
| 電力変換効率 | 寄生LCで損失が発生 | ◎ ノイズ抑制で高効率化 |
| 製造工程の複雑さ | 個別配線工程が必須 | ○ 工程簡素化、部品点数減 |
本技術の導入により、電力変換効率が平均5%向上すると仮定した場合、年間5億円の電力消費がある工場では、(5億円 × 5%) = 2,500万円の電力コスト削減が見込めます。また、ノイズ抑制による製品不良率の5%低減は、年間25億円の製品製造コストに対して(25億円 × 5%) = 1.25億円の不良損失削減に繋がり、合計で年間1.5億円の経済効果を創出できると試算されます。
審査タイムライン
横軸: 電力変換効率
縦軸: ノイズ抑制性能