技術概要
本技術は、薄膜トランジスタ(TFT)製造におけるソース・ドレイン電極形成の革新的な方法を提供します。従来の真空蒸着やフォトリソグラフィーとは異なり、真空装置を一切使用せず、かつ半導体層にダメージを与えることなく電極を形成できる点が最大の特徴です。有機シラン化合物分散溶液を用いた電極パターニング膜の形成と、親水化処理による高精度な電極形成用溶液の塗布を組み合わせることで、低コスト、コンパクトな設備、高歩留まりでのTFT製造を可能にし、次世代ディスプレイやIoTデバイスの量産に貢献するポテンシャルを秘めています。
メカニズム
本技術の核は、有機シラン化合物分散溶液を半導体層上に塗布し、疎水性の電極パターニング膜を形成することです。次に、ソース・ドレイン電極を形成する領域のみに親水化処理を施し、親水領域を創出します。この親水領域は、ゲート絶縁膜の一部表面を含むため、電極と半導体層の間に良好な界面を形成します。その後、導電材料を分散させた電極形成用溶液を塗布すると、疎水効果に基づき溶液が親水領域にのみ選択的に付着し、所望の電極パターンが形成されます。これにより、複雑な工程を排除し、半導体層へのダメージを回避しつつ、高精度の電極形成が実現されます。
権利範囲
AI評価コメント
本特許は減点項目が一切なく、極めて優良なSランク特許と評価できます。審査過程で拒絶理由を乗り越え、強力な代理人が関与している事実は、権利範囲の明確性と安定性を示します。2041年までの長期残存期間は、導入企業が本技術を基盤に、今後約15年間にわたり独占的な事業展開と市場での競争優位性を享受できることを意味します。
| 比較項目 | 従来技術 | 本技術 |
|---|---|---|
| 製造コスト | 高額(真空装置、フォトリソ費用) | ◎(大幅削減) |
| 半導体層へのダメージ | 可能性あり(物理・化学的負荷) | ◎(ダメージゼロ) |
| 製造工程の複雑性 | 複雑(多段階、真空環境) | ◎(大幅簡素化) |
| 設備フットプリント | 大(真空装置、クリーンルーム) | ◎(コンパクト化) |
| 環境負荷 | 高(エネルギー消費、廃棄物) | ○(低減) |
例えば、従来型の真空装置およびフォトリソグラフィーを用いるTFT製造ラインにおいて、年間運用コストが約5億円と仮定した場合、本技術導入により設備投資費とランニングコストを合計で約30%削減できる可能性があります。これにより、年間約1.5億円(5億円 × 30%)のコスト削減効果が期待できます。さらに、歩留まり向上による廃棄ロス削減効果も加算される可能性があります。
審査タイムライン
横軸: 製造コスト効率
縦軸: デバイス性能安定性