技術概要
本技術は、撮像素子の各画素内部で複数画像の差分処理を行う革新的な信号処理回路を提供します。従来の撮像素子が取得した全データを外部に転送してから処理するのに対し、本技術は画素レベルでパルス数のアップカウントとダウンカウントを使い、電荷量の差分を直接出力します。これにより、外部への出力データ量を劇的に削減し、データ読み出し時間の短縮を実現。特にリアルタイム性が求められる高解像度・高フレームレートの画像処理において、システム全体の負荷軽減と高速応答性を飛躍的に向上させる可能性を秘めています。
メカニズム
本技術の信号処理回路は、検出対象の電荷量に応じてパルスを発生するパルス発生回路と、そのパルス数をカウントするカウンタ回路から構成されます。特長は、カウンタ回路が第1の検出期間に生成された電荷量に対応するパルス数をアップカウントし、続く第2の検出期間に生成された電荷量に対応するパルス数をダウンカウントする点です。このアップ/ダウンカウントにより、2つの電荷量の差分に対応するパルス数を画素内で直接出力するため、外部に全データを転送する必要がなく、データ量が大幅に削減されます。
権利範囲
AI評価コメント
本特許は、残存期間の長さ、出願人の信頼性、代理人の関与、請求項の網羅性、少ない拒絶回数、そして先行技術文献数の安定性において、一切の減点要素がなく、極めて高い知財価値を持つSランク評価となりました。独自の画素内差分処理技術が強固に保護され、長期的な事業展開における競争優位性をもたらす、極めて優良な特許です。
| 比較項目 | 従来技術 | 本技術 |
|---|---|---|
| データ転送量 | ○高頻度 | ◎極小化 |
| リアルタイム処理 | ○外部処理依存 | ◎画素内高速処理 |
| 開発・導入コスト | ○専用ハード必要 | ◎既存システム親和性高く低減 |
| ノイズ耐性 | ○後段処理で対応 | ◎画素内差分で高精度 |
年間データ処理コストを30%削減と仮定。中規模から大規模な画像処理システムにおいて、年間データ転送費用5,000万円と、データ解析サーバー運用費用3,000万円が発生する場合、削減効果は合計で8,000万円 × 30% = 年間2,400万円のコスト削減が見込めます。これにより、リソースの最適化が実現可能です。
審査タイムライン
横軸: データ処理効率
縦軸: リアルタイム応答性