技術概要
本技術は、ニューラルネットワーク(NN)回路の設計効率を画期的に向上させる情報処理装置及びプログラムです。機械学習済みである第一のNNのパラメータを受け取り、これを種類の異なる第二のNNのパラメータに自動変換します。これにより、複数の異なる用途やハードウェアに最適化されたNNを効率的に開発できるため、開発期間とコストの大幅な削減が期待できます。さらに、変換されたパラメータに基づいて第二のNNを製造するための詳細な情報と、そのNNの規模や性能に関する見積もりを生成することで、設計段階での精度を高め、手戻りを抑制し、市場投入までの時間を短縮する価値を提供します。
メカニズム
本技術の核は、所定の入力に対する出力を機械学習した状態にある第1の種類のニューラルネットワークの機械学習パラメータを、種類の異なる第2の種類のニューラルネットワークの機械学習パラメータに変換する点にあります。この変換は、G06N3/063(ニューラルネットワークのハードウェアまたはアーキテクチャの実現)に示されるように、ハードウェア実装を意識した最適化を含みます。変換されたパラメータに基づき、第2の種類のNNを製造するための製造情報を生成(G06F30/10, G06F30/27の設計・レイアウト・回路設計に関連)し、さらにそのNNの規模または性能に関する見積情報を生成することで、設計段階からハードウェア性能を考慮した効率的な開発を実現します。
権利範囲
AI評価コメント
本特許は減点項目が一切なく「Sランク」という最高評価を獲得しています。国立大学法人による出願であり、有力な代理人が関与していることから、質の高い権利設計がなされていると評価できます。残存期間も長く、多岐にわたる請求項で構成されており、技術的範囲が広く堅牢な知財です。長期的な事業戦略の柱として、導入企業の競争優位性確立に大きく貢献するポテンシャルを秘めています。
| 比較項目 | 従来技術 | 本技術 |
|---|---|---|
| 異なるNNへの適応性 | △(手動調整が主) | ◎(自動パラメータ変換) |
| ハードウェア最適化効率 | △(経験則に依存) | ◎(製造情報生成で最適化) |
| 設計サイクルタイム | ×(長期化しがち) | ◎(最大30%短縮) |
| 規模・性能の見積精度 | △(実機試作後に判明) | ◎(設計段階で高精度見積) |
本技術の導入により、異なるニューラルネットワーク間でのパラメータ変換と最適化が可能となるため、AIチップや組み込みシステム開発において、NNモデルの再設計・再学習にかかる工数を大幅に削減できます。例えば、設計エンジニア10名が年間でNN最適化に費やす工数(年間人件費総額8,000万円と仮定)の15%が削減されると、年間1,200万円のコスト削減が見込まれます。さらに、市場投入までの期間短縮による機会損失削減効果も加味すると、年間2,500万円以上の経済効果が期待されます。
審査タイムライン
横軸: 費用対効果の高い開発効率
縦軸: ハードウェア最適化とパフォーマンス