技術概要
本技術は、メモリセルが2つの異なる動作モードを持つ双安定回路を備える電子回路に関するものです。具体的には、伝達特性にヒステリシスを持たない「第1モード」と、ヒステリシスを持つ「第2モード」を切り替えることで、電力効率を最適化します。制御回路は、電源遮断後、データを保持すべきメモリセルを第2モードに移行させ、データリード/ライト時よりも低い第2電源電圧でデータを安定保持します。これにより、待機電力の大幅な削減と省エネルギー化を実現し、特にバッテリー駆動デバイスや常時稼働が求められるシステムにおいて革新的な価値を提供します。
メカニズム
本技術の核は、第1インバータ回路と第2インバータ回路で構成される双安定回路が、伝達特性の異なる2つのモードを切り替える点にあります。通常動作時には第1モードで高速処理を可能とし、データ保持時にはヒステリシス特性を持つ第2モードに切り替えます。この第2モードでは、双安定回路が低い第2電源電圧でもデータを安定して保持できるため、メモリセルへの供給電力を大幅に抑制できます。これにより、電源がオフになった後でも、必要最低限の電力でデータを維持することが可能となり、システム全体の消費エネルギーを劇的に削減します。
権利範囲
AI評価コメント
本特許は、残存期間が13.9年と長く、国立研究開発法人による質の高い基礎技術が、有力な代理人のもと14項という広範な請求項で保護されています。拒絶理由を乗り越え登録された堅牢な権利であり、先行技術文献4件の標準的な調査を経て特許性が認められています。これにより、導入企業は長期的な事業戦略を安心して構築し、市場での競争優位性を確立できる、極めて価値の高いSランク特許です。
| 比較項目 | 従来技術 | 本技術 |
|---|---|---|
| 消費電力(データ保持時) | 従来型SRAM: 高い(常時電力供給) | ◎ 極めて低い(低電圧モード) |
| データ保持安定性 | 従来型DRAM: リフレッシュ必要(揮発性) | ◎ 高い(ヒステリシスモード) |
| 集積度 | 従来型メモリ: 標準的 | ○ 高集積化への親和性 |
| 既存システムとの親和性 | 新規アーキテクチャ: 高い変更コスト | ○ 回路レベルで導入可能 |
導入企業が本技術を搭載したIoTデバイスを年間100万台製造し、各デバイスのメモリ部分で従来比80%の電力削減が実現した場合を想定します。1台あたり年間120円(例: 月間10円 × 12ヶ月)の電力コスト削減効果が見込まれるとすると、年間100万台 × 120円 = 年間1.2億円の総電力コスト削減効果が期待できます。
審査タイムライン
横軸: 電力効率
縦軸: データ保持安定性